半導(dǎo)體所半導(dǎo)體超晶格國家重點(diǎn)實(shí)驗(yàn)室高速圖像傳感及信息處理課題組的張釗研究員等研制出一款極低電壓、低抖動(dòng)低功耗頻率綜合器芯片。相關(guān)研究成果以題目為“0.4V-VDD 2.25-to-2.75GHz ULV-SS-PLL Achieving 236.6fsrms Jitter, -253.8dB Jitter-Power FoM, and -76.1dBc Reference Spur”的論文發(fā)表在集成電路芯片設(shè)計(jì)領(lǐng)域的頂級(jí)會(huì)議IEEE International Solid-State Circuits Conference（ISSCC）上。